原文服务方: 微电子学与计算机       
摘要:
动态可重构总线是一种面向嵌入式系统的高速串行总线,为实现总线系统中各主节点的时间同步,解决多主仲裁中对时间精度的要求,设计了一种时间同步方案:时间主节点通过时间广播包形式向其它节点周期发送自己的时间信息;时间从节点利用通道检测时的三次握手过程计算出通道传输延迟,对收到的时间码信息进行修正后,各节点根据修正后的广播时间来校对自己的时间,从而达到各节点间的时间同步。经过通道速率为100 M b/s的实际系统的仿真测量,节点同步时间误差在100 ns左右。
推荐文章
一种新的动态部分可重构设计方法及实现
现场可编程逻辑门阵列
动态可重构
可重构计算
一种快速可重构的1553B总线测试软件设计
快速可重构性
1553B总线
测试软件
软件设计
动态可重构总线测试系统的模块设计
动态可重构总线
测试系统
数据采集
高速缓存
USB3.0
一种新型的可重构路由交换通用平台
平台
开放架构
可重构
构件
路由交换
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种新型的动态可重构总线时间同步方法
来源期刊 微电子学与计算机 学科
关键词 高速总线 UM-BUS 时间同步 故障检测 嵌入式系统
年,卷(期) 2016,(7) 所属期刊栏目
研究方向 页码范围 60-63,68
页数 5页 分类号 TP391
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张伟功 首都师范大学信息工程学院 43 138 6.0 9.0
3 李超 首都师范大学信息工程学院 8 25 3.0 5.0
7 邱柯妮 首都师范大学信息工程学院 9 28 4.0 5.0
13 张少楠 首都师范大学信息工程学院 1 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (17)
共引文献  (32)
参考文献  (6)
节点文献
引证文献  (1)
同被引文献  (4)
二级引证文献  (0)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(2)
  • 参考文献(0)
  • 二级参考文献(2)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(5)
  • 参考文献(1)
  • 二级参考文献(4)
2008(2)
  • 参考文献(0)
  • 二级参考文献(2)
2010(4)
  • 参考文献(0)
  • 二级参考文献(4)
2011(3)
  • 参考文献(0)
  • 二级参考文献(3)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(2)
  • 参考文献(2)
  • 二级参考文献(0)
2016(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
高速总线
UM-BUS
时间同步
故障检测
嵌入式系统
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导