一种高档FPGA可重构配置方法

• 作者: 张熙 李治安 邵春晖
• 来源期刊: 科技与创新
• 关键词: FPGA 可重构 多模接收机 Verilog'HDL
• 年，卷（期）: 2008,（17）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 226-227,230
• 页数: 3页
• 分类号: TN99
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.17.094

摘要

在多模式导航接收机中,FPGA可重构技术能将硬件资源进行时分复用,从而大大降低系统的复杂性和成本.在对高档FPGA可重构技术深入研究的基础上,设计了用CPLD+FLASH对FPGA进行重构配置的硬件电路,给出了对CPLD进行硬件描述的Verilog HDL程序,结果表明该方法是可行的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李治安	空军工程大学电讯工程学院	19	95	6.0	9.0
2	邵春晖	空军工程大学电讯工程学院	4	39	3.0	4.0
3	张熙	空军工程大学电讯工程学院	4	34	2.0	4.0