原文服务方: 微电子学与计算机       
摘要:
动态可重构总线UM‐BUS是一种以多通道并发冗余实现动态容错的新型高速串行总线,其测试系统通过对总线数据的采集和处理,完成无过滤监听数据、总线状态分析等测试功能.总线测试系统针对有效带宽为149.5 MB/s的8通道UM‐BUS总线,设计高速缓存方案和通信方案,主要通过对数据的分类多级缓存和 USB3.0传输方式,实现PC对总线数据的实时采集.结果表明,测试系统能够对UM‐BUS总线的高速数据进行实时采集和存储,数据可靠性也得到验证,为实现总线状态分析和有过滤监听等功能做好准备.
推荐文章
FPGA动态局部可重构中基于TBUF总线宏设计
FPGA动态局部可重构
总线宏
三态缓冲器
FPGA编辑器
一种快速可重构的1553B总线测试软件设计
快速可重构性
1553B总线
测试软件
软件设计
基于动态可重构技术的装备测试系统研究
动态可重构
装备测试
FPGA
实时操作系统
VXI总线模块自动测试系统设计
VXI
UUT
接口适配器
通用标准接口
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 动态可重构总线测试系统的模块设计
来源期刊 微电子学与计算机 学科
关键词 动态可重构总线 测试系统 数据采集 高速缓存 USB3.0
年,卷(期) 2015,(7) 所属期刊栏目
研究方向 页码范围 147-151,156
页数 6页 分类号 TP274.2
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 周继芹 首都师范大学高可靠嵌入式系统技术北京市工程技术研究中心 12 20 2.0 4.0
5 张家祺 北京交通大学电子信息工程学院 3 8 1.0 2.0
6 陕天龙 首都师范大学高可靠嵌入式系统技术北京市工程技术研究中心 2 2 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (26)
共引文献  (35)
参考文献  (6)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2004(3)
  • 参考文献(0)
  • 二级参考文献(3)
2005(2)
  • 参考文献(0)
  • 二级参考文献(2)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(5)
  • 参考文献(0)
  • 二级参考文献(5)
2008(4)
  • 参考文献(0)
  • 二级参考文献(4)
2009(4)
  • 参考文献(1)
  • 二级参考文献(3)
2010(5)
  • 参考文献(1)
  • 二级参考文献(4)
2011(4)
  • 参考文献(1)
  • 二级参考文献(3)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(2)
  • 参考文献(2)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
动态可重构总线
测试系统
数据采集
高速缓存
USB3.0
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导