原文服务方: 微电子学与计算机       
摘要:
针对专用硬件实现高效视频编码(High Efficiency Video Coding,HEVC)帧内预测算法资源占用大,且硬件资源不能重复利用、灵活性差的问题.提出一种可重构的视频阵列处理器,能够根据当前视频序列的特点进行帧内预测算法的动态映射.首先,分析HEVC帧内预测算法的特点和重构的可行性,以提前终止编码块划分的阈值作为处理器进行硬件重构的依据.其次,以计算出来的参数驱动可重构阵列处理器进行硬件重构.最后,在重构的阵列处理器上进行帧内预测算法映射.通过在4×4的可重构阵列上进行Planar和DC两种预测模式实现,结果表明:与专用硬件实现方法相比资源减少了65%,与多核处理器实现方法相比延时降低了32%.
推荐文章
基于提前终止编码单元划分的快速帧内预测算法
高效视频编码(HEVC)
帧内预测
编码单元
纹理特性
像素亮度方差值
平均像素代价值
HEVC帧内编码单元快速划分算法
HEVC/H.265
帧内预测
模式判决
编码单元
一种高清帧内预测单元快速选择算法
高效视频编码标准
k平均算法
帧内预测
编码单元
AVS帧内预测算法及其解码器的硬件实现
AVS视频标准
帧内预测
解码
Verilog
HDL
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种提前终止单元划分的帧内预测动态可重构实现
来源期刊 微电子学与计算机 学科
关键词 高效视频编码 帧内预测 可重构 阵列处理器
年,卷(期) 2020,(2) 所属期刊栏目
研究方向 页码范围 14-19
页数 6页 分类号 TP302
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 山蕊 西安邮电大学电子工程学院 23 34 3.0 5.0
2 刘新闯 西安邮电大学电子工程学院 6 0 0.0 0.0
3 蒋林 西安科技大学集成电路实验室 7 3 1.0 1.0
4 贺飞龙 西安邮电大学计算机学院 5 0 0.0 0.0
5 吴皓月 西安邮电大学电子工程学院 6 0 0.0 0.0
6 王昱 西安邮电大学计算机学院 4 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (20)
共引文献  (3)
参考文献  (3)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2012(7)
  • 参考文献(0)
  • 二级参考文献(7)
2013(2)
  • 参考文献(0)
  • 二级参考文献(2)
2014(5)
  • 参考文献(0)
  • 二级参考文献(5)
2015(2)
  • 参考文献(1)
  • 二级参考文献(1)
2016(3)
  • 参考文献(0)
  • 二级参考文献(3)
2017(2)
  • 参考文献(2)
  • 二级参考文献(0)
2020(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
高效视频编码
帧内预测
可重构
阵列处理器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
论文1v1指导