板级高速传输总线链路层关键技术研究与实现

• 作者: 周宏伟 张丽霞 张英 李永进 陈超
• 来源期刊: 国防科技大学学报
• 学科: 工学
• 关键词: 板级 传输总线 链路层 加解扰 延迟偏斜纠正
• 年，卷（期）: 2011,（6）
• 所属期刊栏目: 计算机工程·电子工程
• 页码范围: 55-60
• 分类号: TP302.1
• 字数: 3476字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-2486.2011.06.009

摘要

随着高性能服务器和超大规模计算机的发展,系统设计者对板上高速互连总线的要求越来越高,如何使芯片间的数据传输延迟更小,提高计算通信比是需要解决的重要问题.论文研究了近年来发展迅速的超传输总线和PCI Express总线的链路层的特点,在此基础上提出了一种64位高速总线链路层体系结构,并对其关键技术进行了研究,设计实现了一种能够每时钟周期对16位数据进行加解扰的加解扰器,以及能够纠正链路间最大5个时钟周期延迟偏斜的线间传输延迟偏斜纠正器,功能验证结果表明所提出的设计功能正确.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈超	国防科技大学计算机学院	37	179	8.0	11.0
2	周宏伟	国防科技大学计算机学院	16	31	3.0	4.0
3	张英	国防科技大学计算机学院	2	5	1.0	2.0
4	张丽霞	湖南师范大学数学与计算机学院	9	37	4.0	5.0
5	李永进	国防科技大学计算机学院	6	21	3.0	4.0