一种新型的抗DPA攻击可配置逻辑结构

• 作者: 乐大珩 孙岩 张民选 李少青 谷晓忱
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: 安全芯片 旁路攻击 功耗分析攻击 动态差分逻辑 可配置逻辑
• 年，卷（期）: 2011,（2）
• 页码范围: 453-457
• 分类号: TP309
• 字数: 3363字
• 语种: 中文

摘要

DPA(Differential Power Analysis)攻击的强度取决于芯片电路功耗与所处理的数据之间的相关性以及攻击者对算法电路实现细节的了解程度.本文结合动态差分逻辑和可配置逻辑的特点,提出了一种具有抗DPA攻击能力的双端输出可配置逻辑(DRCL:Dual-Rail Configurable Logic).该逻辑一方面具有与数据取值无关的信号翻转率和信号翻转时刻,因而能够实现很好的功耗恒定特性;另一方面去除了电路结构与电路功能之间的相关性,从而可以阻止攻击者通过版图逆向分析的方法窃取算法电路实现细节.实验结果表明,DRCL比典型的抗DPA攻击逻辑WDDL(Wave Dynamic Differential Logic)具有更好的功耗恒定性,因而具有更强的DPA攻击防护性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张民选	国防科技大学并行与分布处理国防科技重点实验室	71	251	8.0	12.0
2	李少青	国防科技大学并行与分布处理国防科技重点实验室	19	94	5.0	8.0
3	孙岩	国防科技大学并行与分布处理国防科技重点实验室	6	22	4.0	4.0
4	谷晓忱	国防科技大学并行与分布处理国防科技重点实验室	4	12	2.0	3.0
5	乐大珩	国防科技大学并行与分布处理国防科技重点实验室	2	10	2.0	2.0