基于LBDL逻辑的抗DPA攻击电路设计方法

• 作者: 乐大珩 张民选 李少青
• 来源期刊: 国防科技大学学报
• 学科: 工学
• 关键词: 安全芯片 DPA攻击 动态差分逻辑
• 年，卷（期）: 2009,（6）
• 所属期刊栏目: 计算机工程
• 页码范围: 18-24
• 页数: 7页
• 分类号: TN431.2
• 字数: 5010字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-2486.2009.06.004

摘要

动态差分逻辑是一种典型的电路级差分功耗攻击(DPA)防护技术.这种技术通过使逻辑门保持恒定的翻转率来降低电路功耗与数据信号之间的相关性.介绍了一种新型的、基于查找表(Look-Up-Table,LUT)结构的动态差分逻辑(LBDL),以及基于这种逻辑的集成电路设计方法.该设计方法仅需在传统的半定制设计流程中添加少量的替换操作就可以实现 ,因而比其他完全需要全定制设计的动态差分逻辑具有更好的实用性.而相对同样适用于半定制实现的动态差分逻辑 WDDL(Wave Dynamic Differential Logic),LBDL逻辑解决了逻辑门翻转时刻与数据信号之间的相关性,从而比WDDL逻辑具有更好的功耗恒定性.实验结果表明,该设计方法能够有效实现具有抗DPA攻击性能的电路.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张民选	国防科技大学并行与分布处理国防科技重点实验室	71	251	8.0	12.0
2	李少青	国防科技大学并行与分布处理国防科技重点实验室	19	94	5.0	8.0
3	乐大珩	国防科技大学并行与分布处理国防科技重点实验室	2	10	2.0	2.0