一种基于包的逻辑内置自测试电路设计方法

• 作者: 严晓浪 王界兵 王益波 许志翰
• 来源期刊: 微电子学与计算机
• 关键词: 逻辑内置自测试 伪随机重现 回路
• 年，卷（期）: 2005,（1）
• 页码范围: 156-159
• 页数: 4页
• 分类号: TN402|TN407
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2005.01.042

摘要

针对网络芯片基于包的传输和串行通讯的特点,本文提出了一种新的逻辑自测试电路设计方法.在我们自行开发的PCI Express到PCI/PCIX桥中,以较小的硬件代价,实现了数字电路部分的自测试设计,通过这种电路,可以低成本快速实现芯片的全速初测试,从而确定芯片功能是否基本正确.