一种嵌入式存储器内建自测试电路设计

• 作者: 施玉霞 王丽 王友仁
• 来源期刊: 计算机测量与控制
• 关键词: 嵌入式存储器 SRAM 线性反馈移位寄存器(LFSR) 内建自测试
• 年，卷（期）: 2008,（5）
• 所属期刊栏目: 自动化测试
• 页码范围: 624-626
• 页数: 3页
• 分类号: TP306.3
• 语种: 中文

摘要

随着存储器在芯片中变得越来越重要和半导体工艺到了深亚微米(deep-sub-micron,DSM)时代,对存储器的故障测试变得非常重要,存储器内建自测试(memory built-in self-test,MBIST)是一种有效测试嵌人式存储器的方法;给出了一种基于LFSR的存储器内建自测试电路设计,采用LFSR设计的地址生成器的面积开销相当小,从而大大降低了整个测试电路的硬件开销;16×32b SRAM内建自测试电路设计实验验证了此方法的可行性,与传统的方法相比,它具有面积开销小、工作速度快和故障覆盖率高等优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王友仁	南京航空航天大学自动化学院	190	2254	25.0	36.0
2	王丽	南京航空航天大学自动化学院	17	44	4.0	6.0
3	施玉霞	南京航空航天大学自动化学院	15	149	6.0	12.0