LSC87中嵌入式ROM内建自测试实现

• 作者: 李同合 田骏骅 邵志标
• 来源期刊: 微电子学与计算机
• 关键词: 内建自测试 可测性设计 集成电路
• 年，卷（期）: 2003,（3）
• 所属期刊栏目: 微电子技术
• 页码范围: 61-64
• 页数: 4页
• 分类号: TN4
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2003.03.016

摘要

LSC87芯片是与Intel8086配套使用的数值协处理器,体系结构复杂,有较大容量的嵌入式ROM存储器.考虑到与Intel8087的兼容性和管脚的限制,必须选择合适的可测性设计来提高芯片的可测性.文章研究了LSC87芯片中嵌入式ROM存储器电路的设计实现,然后提出了芯片中嵌入式ROM电路的内建自测试,着重介绍了内建自测试的设计与实现,并分析了采用内建自测试的误判概率.研究结果表明,文章进行的嵌入式ROM内建自测试仅仅增加了很少的芯片面积开销,获得了满意的故障覆盖率,大大提高了整个芯片的可测性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邵志标	西安交通大学微电子研究所	42	180	9.0	10.0
2	李同合	西安交通大学微电子研究所	5	20	2.0	4.0
3	田骏骅	西安交通大学微电子研究所	1	6	1.0	1.0