一款雷达信号处理SOC芯片的存储器内建自测试设计

• 作者: 何春 刘辉华 饶全林 饶青
• 来源期刊: 微电子学与计算机
• 关键词: 存储器内建自测试 故障模型 March算法 ROM算法 可测试性设计
• 年，卷（期）: 2008,（7）
• 页码范围: 95-99
• 页数: 5页
• 分类号: TN4
• 语种: 中文

摘要

内建自测试(BIST)为嵌入式存储器提供了一种有效的测试方法.详细介绍了存储器故障类型及内建自测试常用的March算法和ROM算法.在一款雷达信号处理SOC芯片中BIST被采用作为芯片内嵌RAM和ROM的可测试性设计的解决方案.利用BIST原理成功地为芯片内部5块RAM和2块ROM设计了自测试电路,并在芯片的实际测试过程中成功完成对存储器的测试并证明内嵌存储器不存在故障.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	何春	电子科技大学电子科技研究院	24	124	7.0	10.0
2	刘辉华	电子科技大学电子科技研究院	13	57	4.0	7.0
3	饶全林	电子科技大学电子科技研究院	4	29	4.0	4.0
4	饶青	电子科技大学电子科技研究院	3	16	2.0	3.0