SoC嵌入式flash存储器的内建自测试设计

• 作者: 张昭勇 李印增 王占和 鉴海防
• 来源期刊: 微电子学与计算机
• 关键词: 片上系统 嵌入式flash存储器 内建自测试 封装器
• 年，卷（期）: 2005,（4）
• 页码范围: 87-91
• 页数: 5页
• 分类号: TP302
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2005.04.024

摘要

深亚微米技术背景下,嵌入式存储器在片上系统芯片(system-on-a-chip,SoC)中占有越来越多的芯片面积,嵌入式存储器的测试正面临诸多新的挑战.本文论述了两种适合SoC芯片中嵌入flash存储器的内建自测试设计方案.详细讨论了专用硬件方式内建自测试的设计及其实现,并且提出了一种新型的软硬协同方式的内建自测试设计.这种新型的测试方案目标在于结合专用硬件方式内建自测试方案并有效利用SoC芯片上现有的资源,以保证满足测试过程中的功耗限制,同时在测试时间和芯片面积占用及性能之间寻求平衡.最后对两种方案的优缺点进行了分析对比.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王占和	北京理工大学微电子研究所	12	198	5.0	12.0
2	李印增	北京理工大学微电子研究所	3	24	3.0	3.0
3	鉴海防	北京理工大学微电子研究所	2	15	1.0	2.0
4	张昭勇		1	15	1.0	1.0