基于SoC的嵌入式DRAM存储器内建自测试设计

• 作者: 丁学君 田勇
• 来源期刊: 计算机测量与控制
• 关键词: 片上系统 嵌入式DRAM 内建自测试 循环移位寄存器
• 年，卷（期）: 2012,（9）
• 所属期刊栏目: 自动化测试技术
• 页码范围: 2350-2352
• 分类号: TP333.5
• 语种: 中文

摘要

内建自测试(Built-in Self Test,BIST)是测试片上系统(System on- Chip,SoC)中嵌入式存储器的重要技术；但是,利用BIST技术采用多种算法对嵌入式存储器进行测试仍面临诸多挑战；对此,提出了一种基于SoC的可以带有多种测试算法的嵌入式DRAM存储器BIST设计,所设计的测试电路可以复用状态机的状态,利用循环移位寄存器(Cyclic Shift Register,CSR)产生操作命令,利用地址产生电路产生所需地址；通过对3种BIST电路支持的算法,全速测试,面积开销3个方面的比较,表明提出的嵌入式DRAM存储器BIST设计在测试时间,测试故障覆盖率和测试面积开销等各方面都取得了较好的性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	丁学君	东北财经大学管理科学与工程学院	29	254	9.0	15.0
2	田勇	大连东软信息学院嵌入式系统工程系	14	58	5.0	7.0