高频率、低成本的SHA-256算法VLSI实现

• 作者: 应建华 罗柳平
• 来源期刊: 微电子学与计算机
• 关键词: SHA-256算法 VLSI实现 关键路径 面积优化
• 年，卷（期）: 2011,（5）
• 页码范围: 28-31
• 分类号: TP31
• 语种: 中文

摘要

SHA-256安全散列算法广泛应用于数据完整性校验及数字签名等领域.为满足安全SoC系统对SHA-256高工作频率和低硬件成本的设计需求,提出了一种新颖的SHA-256 VLSI实现方法,通过分解算法实现步骤,进而缩短关键路径,节省硬件资源.采用SMIC 0.13μm CMOS工艺综合实现,结果表明其最高工作频率达334.5MHz,资源消耗减少了70%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	应建华	华中科技大学电子科学与技术系	58	422	11.0	17.0
2	罗柳平	华中科技大学电子科学与技术系	1	2	1.0	1.0