小面积高性能的SHA-1/SHA-256/SM3 IP复用电路的设计

• 作者: 田园 蔚然 郑朝霞 高峻
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: Hash算法 SHA-1 SHA-256 SM3 IP复用
• 年，卷（期）: 2015,（8）
• 所属期刊栏目: 高性能计算
• 页码范围: 1417-1422
• 页数: 6页
• 分类号: TN47
• 字数: 4595字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2015.08.001

摘要

Hash算法的快速发展导致了两个问题,一个是旧算法与新算法在应用于产品时更新换代的问题,另一个是基于应用环境的安全性选择不同算法时的复用问题.为解决这两个问题,实现了SHA-1/SHA-256/SM3算法的IP复用电路,电路采用循环展开方式,并加入流水线的设计,在支持多种算法的同时,还具有小面积高性能的优势.首先,基于Xilinx Virtex-6 FPGA对电路设计进行性能分析,电路共占用776 Slice单元,最大吞吐率可以达到0.964 Gbps.然后,采用SMIC 0.13 μm CMOS工艺实现了该设计,最后电路的面积是30.6k门,比单独实现三种算法的电路面积总和减小了41.7％,工作频率是177.62 MHz,最大吞吐率达到1.34 Gbps.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑朝霞	华中科技大学光学与电子信息学院	33	235	9.0	13.0
2	田园	华中科技大学光学与电子信息学院	11	30	3.0	5.0
3	高峻	华中科技大学光学与电子信息学院	15	88	5.0	9.0
4	蔚然	华中科技大学光学与电子信息学院	1	1	1.0	1.0