基于FPGA的改进型最小均方自适应时延估计器

• 作者: 付学志 刘忠 宁小玲 李朝旭 胡生亮
• 来源期刊: 系统工程与电子技术
• 学科: 工学
• 关键词: 被动定位 时延估计 自适应滤波 现场可编程逻辑门阵列
• 年，卷（期）: 2011,（5）
• 所属期刊栏目: 软件、算法与仿真
• 页码范围: 1191-1196
• 分类号: TP393
• 字数: 4060字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-506X.2011.05.46

摘要

提高时延估计器的运算速度和时延分辨力是实现垂直线阵水下被动声目标快速、精确定位的关键.将最小均方自适应时延估计算法中原有的按"滤波-误差更新-权系数更新"严格依次递进的顺序选代运算,优化为只包含误差更新和权系数更新操作的全并行乘/加运算.改进后的自适应时延估计器结构紧凑,并未改变其误差收敛特性.消声水池缩比试验表明,基于现场可编程逻辑门阵列(field programmable gate array,FPGA)实现的改进型最小均方自适应时延估计器能够在不需要流水线或时序控制单元的前提下提高数据处理速度,且具有一定的抗噪声干扰性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	胡生亮	海军工程大学电子工程学院	69	260	10.0	12.0
2	付学志	海军工程大学电子工程学院	18	111	6.0	10.0
3	刘忠	海军工程大学电子工程学院	319	1950	19.0	27.0
4	李朝旭	海军工程大学电子工程学院	13	66	5.0	8.0
5	宁小玲	海军工程大学电子工程学院	17	105	8.0	9.0