基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
乱序执行是现代微处理器设计中普遍采用的提高流水线性能的方法,但乱序执行并乱序退出的全乱序结构在超标量处理器中应用并不普遍,这种全乱序的结构对基于参考模型的处理器正确性验证提出了巨大的挑战.主要介绍了从处理器的程序行为是否正确的最终标准--程序员可见的结构变量按程序行为进行顺序变化的角度对全乱序结构的处理器验证提出了一种全新的解决方法.
推荐文章
一种面向微处理器验证的分层随机激励方法
分层
随机
激励
微处理器
功能
验证
约束
一种基于数字信号处理器的媒体处理器结构及设计
媒体处理器
数字信号处理器
视频解码
一种嵌入式处理器间SPI总线通信优化方法
SPI总线
通信协议
波特率
传输延迟
微处理器中异步FIFO的一种优化方法
异步FIFO
微处理器
总线接口
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种基于数据相关性的乱序处理器验证方法
来源期刊 电脑知识与技术 学科 工学
关键词 乱序执行 数据相关性 流水线调度
年,卷(期) 2011,(4) 所属期刊栏目 软件设计开发
研究方向 页码范围 829-831
页数 分类号 TP302
字数 4262字 语种 中文
DOI 10.3969/j.issn.1009-3044.2011.04.048
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李谦 6 1 1.0 1.0
2 张琦滨 8 4 1.0 1.0
3 李强 7 2 1.0 1.0
4 宁永波 4 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (1)
同被引文献  (1)
二级引证文献  (2)
2011(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(0)
  • 二级引证文献(1)
2016(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
乱序执行
数据相关性
流水线调度
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电脑知识与技术
旬刊
1009-3044
34-1205/TP
大16开
安徽省合肥市
26-188
1994
chi
出版文献量(篇)
58241
总下载数(次)
228
总被引数(次)
132128
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导