C频段小步进低相噪频率合成器的设计与实现

• 作者: 冯占群 李青平
• 来源期刊: 产业与科技论坛
• 学科: 工学
• 关键词: DDS PLL 低杂散 低相位噪声 小步进
• 年，卷（期）: 2011,（21）
• 所属期刊栏目: 科技创新
• 页码范围: 106-107
• 分类号: TN74
• 字数: 2384字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-5641.2011.21.067

摘要

本文介绍了C频段小步进低相噪频率合成器的设计与实现.在研制中通过采用混频式锁相环方案,大大降低了环内分频比,引入DDS激励PLL设计理念,选用低噪声器件,以及采用D/A预置方式引导捕获电路,从而实现了低相噪、低杂散、小步进等指标.并通过对频率合成器的指标分析,阐述了在混频式锁相环方案各部分的工作原理及在设计过程中需要注意的一些问题.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李青平	中国电子科技集团公司电子第五十四研究所	13	55	5.0	7.0
2	冯占群	中国电子科技集团公司电子第五十四研究所	2	2	1.0	1.0