基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
20世纪70年代以来,伴随计算机技术、大规模集成电路、可编程逻辑器件、高速数据信号处理器的迅猛发展,各种数字系统的设计、开发、检测任务越来越多,也越来越复杂了。数字电路系统所处理的信息都是用离散的二进制来表示,常用“1”来表示高电平,“0”表示低电平,多个二进制位的组合构成一个数据,我们称这一领域是数据域;该领域测试技术即被称为数据域测试技术,简称数据域测试。
推荐文章
基于FPGA的虚拟逻辑分析仪设计
虚拟仪器
逻辑分析仪
FPGA
VC++
嵌入式逻辑分析仪在FPGA设计中的应用
嵌入式
逻辑分析仪
FPGA
SignalTapⅡ
基于FPGA的便携式逻辑分析仪设计
FPGA
USB
LabWindows/CVI
逻辑分析仪
用SignalTap Ⅱ逻辑分析仪调试FPGA
Quartus
SignalTap
FPGA
Altera
交换矩阵
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA逻辑分析仪的设计
来源期刊 科技信息 学科 工学
关键词 现场可编程门阵列 Verilog HDL FIFO 只读存储
年,卷(期) 2011,(17) 所属期刊栏目 IT论坛
研究方向 页码范围 110-110,93
页数 2页 分类号 TP332.1
字数 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
现场可编程门阵列
Verilog
HDL
FIFO
只读存储
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科技信息(学术版)
旬刊
chi
出版文献量(篇)
33663
总下载数(次)
51
总被引数(次)
50452
论文1v1指导