基于FPGA的双边沿触发实现

• 作者: 周磊 成开友
• 来源期刊: 盐城工学院学报：自然科学版
• 学科: 工学
• 关键词: 延时 单稳态触发器 采样 双边沿触发 FPGA
• 年，卷（期）: 2012,（1）
• 所属期刊栏目: 机电工程研究
• 页码范围: 41-44
• 页数: 4页
• 分类号: TN47
• 字数: 2254字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-5322.2012.01.011

摘要

数字系统的时钟树走线最长,连接器件最多。单边沿触发的数字系统冗余的时钟边沿跳变必带来不容忽视的功率浪费。针对FPGA/CPLD中触发器均是单边沿触发的特点,用延时法、单稳态触发器法与采样法对时钟进行倍频处理,实现了系统的双边沿触发。在同样的时钟触发下,系统功耗大大降低,且系统数据处理速度提升一倍。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	成开友	盐城工学院电气工程学院	28	30	3.0	5.0
2	周磊	盐城工学院电气工程学院	10	18	2.0	4.0