多核虚拟可重构结构加速逻辑电路演化设计的研究

• 作者: 任小龙 李丽芳 王进
• 来源期刊: 高技术通讯
• 学科: 工学
• 关键词: 数字电路 逻辑电路 演化硬件(EHW) 演化算法(EA) 并行算法
• 年，卷（期）: 2012,（4）
• 所属期刊栏目: 计算机与通信技术
• 页码范围: 340-347
• 分类号: TP301.6
• 字数: 5314字
• 语种: 中文
• DOI: 10.3772/j.issn.1002-0470.2012.04.002

摘要

提出了一种用基于多核虚拟可重构结构(MuViRaC)的内部演化硬件来加速组合逻辑电路演化设计过程的方法.其主要思想是依据增量演化中的输出函数分解策略,将一个组合逻辑电路分解为多个具有更少输出的子电路.每个子电路在MuViRaC上以两阶段并行演化的方式进行演化.MuViRaC在Celoxica RC1000 PCI板上的Xilinx Virtex xcv2000E FPGA上实现.MuViRaC分别被应用于演化3位乘法器和3位加法器.试验结果证明MuViRaC能够有效地减少组合逻辑电路的演化代数和演化时间.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王进	重庆邮电大学计算机科学与技术研究所	50	202	8.0	12.0
2	李丽芳	重庆邮电大学计算机科学与技术研究所	2	7	2.0	2.0
3	任小龙	重庆邮电大学计算机科学与技术研究所	1	3	1.0	1.0