FPGA中的基于oDDR技术的并行采样设计

• 作者: 严宇
• 来源期刊: 电子质量
• 学科: 工学
• 关键词: ODDR2 高速数据采集 全局时钟 信噪比 有效位数
• 年，卷（期）: 2012,（9）
• 所属期刊栏目: 测试测量技术
• 页码范围: 19-21
• 页数: 3页
• 分类号: TP274
• 字数: 1894字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-0107.2012.09.007

摘要

介绍了一个通过4片250MSps的高速ADC交替采样实现高达1GSps数据采集系统实现方案，对关键部分的采样时钟系统设计进行了重点讨论，详细介绍了基于Spantan-3AFPGAODDR2技术的采样时钟系统实现方法；给出了多通道数据接收和同步的实现方案，对硬件实现的关键点给出了建议和说明；整个系统硬件方案简洁、性能稳定、目．实现成本非常低廉；对系统的性能测试表明其有效位数高于6比特，满足实际应用的需求，适合于高速数字信号获取及处理等领域。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	严宇	电子科技大学成都学院	7	19	1.0	4.0