LTE基站中PDSCH高效并行计算的FPGA实现

• 作者: 廖晓强 朱宇霞 钱俊伟
• 来源期刊: 电视技术
• 学科: 工学
• 关键词: 物理下行共享信道 循环冗余校验 Turbo编码 速率匹配 现场可编程门阵列
• 年，卷（期）: 2012,（11）
• 所属期刊栏目: 器件与应用
• 页码范围: 47-50,53
• 分类号: TN914.91
• 字数: 3993字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-8692.2012.11.014

摘要

提出一种第三代合作伙伴(3GPP)长期演进(LTE)基站中下行共享信道(PDSCH)中比特级信号处理并行计算方案,其并行运算是基于现场可编程门阵列(FPGA)的.由于下行控制信道中数据流量相对下行共享信道偏少,为了保证控制信道与共享信道下行数据的时序对齐,并且最大程度上节省硬件资源,以满足LTE系统测试要求,必须采用并行计算的处理方式.采用VHDL语言在Xilinx公司的Virtex -6系列FPGA芯片内成功对该方案进行了验证,并对其进行优化.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	廖晓强		3	1	1.0	1.0
5	钱俊伟		1	1	1.0	1.0
6	朱宇霞		22	30	3.0	4.0