基于Verilog的正则表达式编译器的实现

• 作者: 邓凯元
• 来源期刊: 计算机系统应用
• 学科: 工学
• 关键词: 正则表达式 FPGA 模式匹配 Verilog
• 年，卷（期）: 2012,（2）
• 所属期刊栏目: 经验交流
• 页码范围: 229-232
• 分类号: TP314
• 字数: 3097字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3254.2012.02.054

摘要

随着网络带宽的快速增长,正则表达式匹配逐渐成为网络数据处理系统的性能瓶颈.为了获得更高的匹配效率,基于FPGA的正则表达式匹配引擎成为近年来的研究热点之一,而将正则表达式高效的转换成硬件描述语言是其中的关键技术.首先分析了正则表达式转换为硬件电路的算法,然后在此算法基础上实现了一个编译器.最后在Modelsim平台上进行了仿真,仿真结果证明了编译器的正确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邓凯元	北京信息科技大学光电信息与通信工程学院	2	41	2.0	2.0