600MHz CMOS锁相环频率综合器设计

• 作者: 何国荣 纪娜
• 来源期刊: 成都信息工程学院学报
• 学科: 工学
• 关键词: 集成电路系统设计 混合信号集成电路 锁相环 频率综合器
• 年，卷（期）: 2013,（3）
• 所属期刊栏目: 电子信息科学与技术
• 页码范围: 236-240
• 页数: 5页
• 分类号: TN453
• 字数: 2520字
• 语种: 中文

摘要

采用0.6μm CMOS工艺,设计完成600MHz锁相环型频率综合器.以电荷泵型锁相环的线性数学模型为理论依据,依次设计鉴频鉴相器,电荷泵,环路滤波器,电流饥饿型压控振荡器,分频器等模块电路.仿真结果表明,整个系统锁定所需时间为1μs,稳定输出频率640MHz.验证了在普通CMOS工艺条件下,可以设计出性能稳定,工作频率较高的频率综合器.