低功耗异步LDPC解码器运算通路设计

• 作者: 叶德盛 吴文涛 姜小波 徐向民
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: LDPC码 异步设计 低功耗 比较器 加法器
• 年，卷（期）: 2013,（4）
• 所属期刊栏目: 学术论文
• 页码范围: 685-689
• 页数: 5页
• 分类号: TN914
• 字数: 3523字
• 语种: 中文
• DOI: 10.3969/j.issn.0372-2112.2013.04.010

摘要

本文设计了异步LDPC解码器运算通路,利用异步电路减少信号到达时间不一致引起的毛刺和时钟引起的功耗.利用输入数据的统计特性设计了运算通路中的主要运算单元,减少了冗余运算.本文还实现了同步运算通路和基于门控时钟的运算通路作为比较.三种设计采用相近的架构,在0.18μm CMOS工艺下实现相同的功能.仿真结果表明,提出的异步设计功耗最小,相比于同步设计和基于门控时钟设计,分别节省了42.0％和32.6％的功耗.虽然性能稍逊于同步设计,但优于门控时钟设计.其中,同步设计的延时是1.09ns,基于门控时钟的设计延时是1.61ns,而异步设计则是1.20ns.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	徐向民	华南理工大学电子与信息学院	60	587	11.0	22.0
2	姜小波	华南理工大学电子与信息学院	7	20	3.0	4.0
3	叶德盛	华南理工大学电子与信息学院	2	9	2.0	2.0
4	吴文涛	华南理工大学电子与信息学院	1	2	1.0	1.0