基于FPGA的CAN网络位级干扰测试系统设计

• 作者: 张居林 王刚 申帅
• 来源期刊: 广东通信技术
• 关键词: 控制器局域网 干扰测试 片上系统 网络性能
• 年，卷（期）: 2013,（3）
• 页码范围: 42-46
• 语种: 中文
• DOI: 10.3969/j.issn.1006-6403.2013.03.011

摘要

为确保车载 CAN 网络及其 ECU节点在复杂工况下的系统行为能够满足高容错性的要求,研究了基于片上系统的CAN网络链路层位级干扰测试方法.以FPGA为基础,通过Verilog HDL实现位流监测和干扰嵌入的寄存器级(RTL)描述,并在Visual C++平台下设计上位机干扰配置界面.运用设计向CAN通信网络实施干扰表明,设计能够有效灵活的向CAN网络嵌入干扰,考证CAN网络的可靠稳定性和网络的高容错性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王刚		11	12	2.0	2.0
2	申帅		4	3	1.0	1.0
3	张居林		5	5	1.0	2.0