基于FPGA的快速位同步系统设计

• 作者: 管立新
• 来源期刊: 科技与创新
• 关键词: 位同步 同步建立时间 现场可编程门阵列 仿真
• 年，卷（期）: 2008,（5）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 185-186,305
• 页数: 3页
• 分类号: TP311|TN919
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.05.077

摘要

从时分复接系统对位同步系统的性能要求出发,提出了一种基于FPGA的快速位同步系统的设计方案,给出了位同步系统的实验仿真,结果表明该系统有较快的位同步建立时间,节省了FPGA的耗用资源,系统工作稳定、可靠.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	管立新	赣南师范学院电子信息学院	17	71	4.0	8.0