利用Calibre PERC完整性验证提高IC设计可靠性

• 来源期刊: 电子技术设计
• 学科: 工学
• 关键词: ESD DRC PERC Mentor Graphics
• 年，卷（期）: 2013,（1）
• 页码范围: 22
• 页数: 1页
• 分类号: TN406
• 语种: 中文

摘要

随着半导体工艺制程的不断推进,可靠性已经成为IC设计一个必须考虑的关键因素.通常引起电路中可靠性问题的因素有很多,如阈值电压漂移(Vt)、电迁移(EM)、过电应力(EOS)、Latch-up等.ESD是EOS的特例,一般具有持续时间短、可见性不强、损坏位置不易发现的特点,但通常导致的破坏是晶体管级别的.据相关统计,在半导体行业中,有超过50%的产品失效是由EOS/ESD所引起的.