基于哈佛结构的单周期堆栈处理器设计

• 作者: 何凯成 施慧彬
• 来源期刊: 微电子学与计算机
• 关键词: Forth 堆栈 哈佛结构 FPGA
• 年，卷（期）: 2013,（9）
• 页码范围: 66-70
• 页数: 5页
• 分类号: TP302
• 语种: 中文

摘要

本文设计了一种基于Forth语言的堆栈式16位单周期处理器，该处理器含有深度为32的数据栈、返回栈和哈佛存储结构，其指令集包括29条指令，它的所有指令均在单个周期内执行完成．此处理器在Xilinx公司的XC5VLX110T FPGA开发板上实现的最高时钟频率为162．7M Hz ．本文首先介绍了此处理器的设计方法、整体结构和指令集，然后分析指令单周期执行的机制，最后给出了处理器的仿真和综合结果及其分析．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	施慧彬	南京航空航天大学计算机科学与技术学院	26	100	5.0	8.0
2	何凯成	南京航空航天大学计算机科学与技术学院	2	13	1.0	2.0