LDPC码的改进译码算法与快速硬件实现

• 作者: 张培
• 来源期刊: 电视技术
• 学科: 工学
• 关键词: Impulse C 低密度奇偶校验码 CoDeveloper桌面仿真 快速FPGA实现
• 年，卷（期）: 2013,（7）
• 所属期刊栏目: 传输与接收
• 页码范围: 126-128
• 页数: 3页
• 分类号: TN919.3
• 字数: 2543字
• 语种: 中文

摘要

基于Impulse C语言对LDPC码的改进译码算法进行了研究与编程实现,分别进行该算法的CoDeveloper桌面仿真和生成的硬件VHDL代码的ISE综合仿真.最后在Xilinx Virtex-2 XC2V2000-4bf957芯片上完成了码长为4 000、码率为0.5的(3,6)码译码器的快速FPGA实现.结果表明,当工作时钟为50 MHz,最大迭代次数为20次时,译码器的译码速率超过70 Mbit/s,硬件资源分配合理.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张培		19	36	3.0	5.0