基于FPGA的AVS帧内预测电路设计

• 作者: 张贞雷 徐辉 李文军 王祖强
• 来源期刊: 电子技术应用
• 学科: 工学
• 关键词: AVS 帧内预测 硬件架构 流水线 并行处理
• 年，卷（期）: 2013,（8）
• 所属期刊栏目: 集成电路应用
• 页码范围: 50-53
• 页数: 4页
• 分类号: TN919.8
• 字数: 2394字
• 语种: 中文

摘要

提出了一种AVS高清视频编码器帧内预测模块硬件结构.通过对AVS帧内预测各个预测模式的分析,设计了帧内预测编码流水线结构和模式预测运算单元电路.根据各预测模式的编码运算关系,合理安排流水线结构,采用8 bit数据并行流水处理,实现了高清视频帧内预测实时编码.将除Plane模式之外的其他预测模式采用同一硬件电路来实现,对运算比较复杂的Plane模式单独设计了硬件结构,节省了硬件资源.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王祖强	山东大学信息科学与工程学院	38	207	7.0	12.0
2	李文军	山东大学信息科学与工程学院	13	33	3.0	5.0
3	徐辉	山东大学信息科学与工程学院	9	48	4.0	6.0
4	张贞雷	山东大学信息科学与工程学院	2	6	2.0	2.0