一种用于高速D/A转换器的1.6Gbit·s-1同步电路

• 作者: 丁昊宇 刘马良 朱樟明 杨银堂 罗泽勇
• 来源期刊: 北京邮电大学学报
• 学科: 工学
• 关键词: 同步 低电压差分信号 D/A转换器 延迟锁相环
• 年，卷（期）: 2014,（4）
• 所属期刊栏目: 研 究 报 告
• 页码范围: 69-73
• 页数: 5页
• 分类号: TN402
• 语种: 中文
• DOI: 10.13190/j.jbupt.2014.04.015

摘要

针对 GHz 采样的 D/ A 转换器(DAC)设计及系统要求,提出了一种新型的高速同步电路.该同步电路引入高速动态比较器和触发器做低电压差分信号(LVDS)的数据接收电路,降低了功耗,实现简单；然后利用低抖动模拟延迟锁相环和数字相位检测电路选择准确的同步时钟信号,提高了同步电路工作频率范围.基于 SMIC 0.18μm 1.8 V CMOS 工艺的仿真和测试结果显示,同步电路工作的时钟频率范围覆盖250~800 MHz,支持的数据率从500 Mbit·s -1~1.6 Gbit·s -1,能用于 GHz 采样频率的 DAC 核和外部 LVDS 发送器接口数据的同步.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨银堂	西安电子科技大学微电子学院	420	2932	23.0	32.0
2	朱樟明	西安电子科技大学微电子学院	164	1318	18.0	26.0
3	刘马良	西安电子科技大学微电子学院	8	32	3.0	5.0
4	罗泽勇	中国科学院长春光学机械与物理研究所	4	14	3.0	3.0
5	丁昊宇	西安电子科技大学微电子学院	1	3	1.0	1.0