基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种变速率调制系统的设计方法。基于现场可编程门阵列(FPGA),在硬件系统中实现了新方法。所设计的系统能够处理(13.5~300)Mbps连续变化的比特速率。通过将整个可变速率范围分成若干小段,分别经过不同倍数的采样滤波,保证了所有符号速率对应的数据能够被调制到数模转换芯片(DAC)处理范围内。给出了系统整体设计结构,分析了硬件实现时的难点,论述了并行采样滤波与并行载波生成等设计方法。硬件实现结果表明,所提出的设计方法能够实现对较宽范围内连续可变速率信号的调制。系统的易扩展性也保证了所设计结构能够处理更宽的变速率范围。
推荐文章
QPSK调制器的FPGA实现
QPSK调制器
FPGA
DDS
数字∑-△调制器的FPGA设计与实现
∑-△调制器
FPGA
Verilog
综合
GMSK调制器的FPGA实现
GMSK
数字调制
数字实现
FPGA
QPSK高性能数字调制器的FPGA实现
四相相移键控
数控振荡器
现场可编程门阵列
无杂散动态范围
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 可变速率调制器研究及其FPGA实现
来源期刊 国防科技大学学报 学科 工学
关键词 变速率 调制器 比特速率 并行滤波 现场可编程门阵列 数模转换芯片
年,卷(期) 2014,(2) 所属期刊栏目 计算机科学与技术?信息与通信工程
研究方向 页码范围 124-128
页数 5页 分类号 TN761
字数 2892字 语种 中文
DOI 10.11887/j.cn.201402021
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张尔扬 国防科技大学电子科学与工程学院 223 1827 20.0 30.0
2 翟海涛 国防科技大学电子科学与工程学院 5 29 3.0 5.0
3 郄志鹏 国防科技大学电子科学与工程学院 4 12 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (3)
参考文献  (8)
节点文献
引证文献  (2)
同被引文献  (10)
二级引证文献  (3)
1995(3)
  • 参考文献(1)
  • 二级参考文献(2)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(2)
  • 参考文献(1)
  • 二级参考文献(1)
2002(3)
  • 参考文献(1)
  • 二级参考文献(2)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(2)
  • 引证文献(1)
  • 二级引证文献(1)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
变速率
调制器
比特速率
并行滤波
现场可编程门阵列
数模转换芯片
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
国防科技大学学报
双月刊
1001-2486
43-1067/T
大16开
湖南省长沙市开福区德雅路109号
42-98
1956
chi
出版文献量(篇)
3593
总下载数(次)
5
总被引数(次)
31889
论文1v1指导