基于PathFinder和拆线-重布的FPGA时序布线算法

• 作者: 刘洋 喻伟 崔秀海 杨海钢 黄娟
• 来源期刊: 计算机辅助设计与图形学学报
• 学科: 工学
• 关键词: FPGA 时序布线 拆线-重布 增量布线 关键度
• 年，卷（期）: 2014,（1）
• 所属期刊栏目: VLSI设计与测试及电子设计自动化
• 页码范围: 138-145
• 页数: 8页
• 分类号: TP302.1
• 字数: 6205字
• 语种: 中文

摘要

为了解决当前FPGA布线算法的绕线问题,进一步减少关键路径的延时,提出一种混合PathFinder和拆线-重布的FPGA时序布线算法.在PathFinder时序算法整体布线布通之后,拆掉一些影响关键路径延时的线网路径,再对这些拆掉的线网采用PathFinder算法进行增量布线;在重布的过程中,通过为关键连接和其他连接采用差别化的关键度来专门优化关键连接的路径,从而减少整个关键路径的延时.实验结果表明,与VPR时序驱动布线算法相比,该算法能平均减少12.97％的关键路径延时,而运行时间仅增加了4.87％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘洋	中国科学院电子学研究所可编程芯片与系统研究室	205	1855	20.0	37.0
5	杨海钢	中国科学院电子学研究所可编程芯片与系统研究室	134	485	10.0	15.0
6	黄娟	中国科学院电子学研究所可编程芯片与系统研究室	28	284	8.0	16.0
7	崔秀海	中国科学院电子学研究所可编程芯片与系统研究室	10	66	5.0	7.0
8	喻伟	中国科学院电子学研究所可编程芯片与系统研究室	5	19	3.0	4.0