为了在基于T S V的3D-IC中实现成本效率高的时钟树布线,介绍一个3D时钟树综合算法。对于一个给定抽象时钟树的拓扑结构,给出了一个3D时钟树嵌入算法来最小化 TSV个数。如果没有给定抽象树拓扑结构,提出了一个 N N-3D算法来生成抽象树。最后,插入缓冲器来进一步降低时钟树的延时以及最大负载电容。这几个步骤连接起来就形成一个完整的时钟树综合算法。通过M atlab建模验证,这个算法在布线总长度、延时、功耗以及TSV个数等各方面综合考量下获得了很好的效果,进一步降低了3D-IC的成本以及功耗散热问题。