基于FPGA平台的电路级抗差分功耗分析研究

• 作者: 于敦山 崔小欣 廖凯 廖楠 张潇 魏为 黄颖
• 来源期刊: 北京大学学报（自然科学版）
• 学科: 工学
• 关键词: 差分功耗分析(DPA) WDDL 对称布线 FPGA
• 年，卷（期）: 2014,（4）
• 页码范围: 652-656
• 页数: 5页
• 分类号: TN47
• 字数: 3387字
• 语种: 中文
• DOI: 10.13209/j.0479-8023.2014.097

摘要

研究DPA攻击方法以及相应的电路级防护技术,提出在FPGA(现场可编程门阵列)上实现WDDL的设计方法以及适用于FPGA的对称布线技术,随后在FPGA平台上实现一个4位加法器并进行功耗分析.实验结果表明,WDDL电路的功耗波动比普通电路有较明显的下降.WDDL结构以一定的芯片面积为代价,可有效降低FPGA功耗与数据的相关性,具有较好的抗DPA(差分功耗分析)攻击性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	于敦山	北京大学信息科学技术学院	29	66	4.0	6.0
2	崔小欣	北京大学信息科学技术学院微电子学研究院	11	39	4.0	5.0
3	黄颖	北京大学信息科学技术学院微电子学研究院	13	57	4.0	6.0
4	魏为	北京大学信息科学技术学院微电子学研究院	2	9	2.0	2.0
5	张潇	北京大学信息科学技术学院微电子学研究院	4	11	2.0	3.0
6	廖凯	北京大学信息科学技术学院微电子学研究院	5	13	2.0	3.0
7	廖楠	北京大学信息科学技术学院微电子学研究院	5	13	2.0	3.0