基于VHDL的智能测试模块的设计

• 作者: 程恒祺
• 来源期刊: 河南科技
• 学科: 工学
• 关键词: 高速集成电路硬件描述语言 电路描述 电路合成 电路模拟
• 年，卷（期）: 2014,（22）
• 所属期刊栏目: 电子信息与计算机科学
• 页码范围: 6
• 页数: 1页
• 分类号: TP216
• 字数: 1216字
• 语种: 中文

摘要

本研究基于VHDL进行智能测试模块设计,以无号数整数做乘法运算来说明其原理,设计其电路结构.其实在VHDL程序中,我们可以在载入STD_LOGIC_ARITH与STD LOGIC UNSIGNED组件盒之后,直接进行乘法运算,既简单又容易扩充.最后,我们以4-bit×4-bit为例进行电路描述、电路合成、电路模拟,并用七段显示器将结果显示出来.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	程恒祺		1	0	0.0	0.0