一种改进LMS算法的高速FPGA实现

• 作者: 王玲 董祥雷 袁上策
• 来源期刊: 电子信息对抗技术
• 学科: 工学
• 关键词: 并行处理 延时最小均方算法 数据吞吐率 现场可编程门阵列
• 年，卷（期）: 2015,（3）
• 所属期刊栏目: 工程应用
• 页码范围: 72-75
• 页数: 4页
• 分类号: TN971.1
• 字数: 1990字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-2230.2015.03.016

摘要

通过将并行处理方法引入延时 LMS ( DLMS )算法,研究了一种新的并行延时 LMS (PDLMS)算法的FPGA实现。与DLMS算法相比,PDLMS算法具有更小的延时,更高的数据吞吐率,更快的收敛速度。使用Verilog HDL语言完成了该算法在硬件上的实现,同时给出了仿真结构,仿真验证了PDLMS算法比DLMS算法在性能上更具优越性。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王玲	电子科技大学电子工程学院	33	159	7.0	10.0
2	董祥雷	电子科技大学电子工程学院	1	2	1.0	1.0
3	袁上策	电子科技大学电子工程学院	2	8	2.0	2.0