嵌入式微处理器中的低功耗Cache技术研究

• 作者: 章建雄 胡瑞 马鹏
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 低功耗 高速缓冲存储器 多路组相联 路预测 分阶段 预访问
• 年，卷（期）: 2015,（7）
• 所属期刊栏目: 体系结构与软件技术
• 页码范围: 75-81
• 页数: 7页
• 分类号: TP302
• 字数: 3755字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2015.07.014

摘要

高速缓冲存储器(Cache)作为微处理器的重要组成部分,在芯片面积和功耗上都占比过高.针对Cache功耗问题,基于分段访问Cache技术和路预测Cache技术,提出一种低功耗组相联Cache的预访问策略.在Cache中增加一个缓冲寄存器(Buffer),用以存储最近Cache命中后被访问的标签和数据子阵列信息.在开始进行标签访问之前,选中该Buffer,并将所访问的Cache标签和Buffer标签进行匹配,根据匹配结果选择采用路预测访问或分段访问方式.通过MiBench基准测试程序并使用SimpleScalar和Sim-Panalyzer进行实验,结果表明,与传统组相联Cache技术相比,该策略能降低25.15％的能量延迟积.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	章建雄	中国电子集团公司第三十二研究所	7	25	3.0	4.0
2	马鹏	中国电子集团公司第三十二研究所	2	7	2.0	2.0
3	胡瑞	中国电子集团公司第三十二研究所	1	3	1.0	1.0