基于FPGA的祖冲之序列密码算法实现

• 作者: 朱宇霞 郁宁亚
• 来源期刊: 信息技术
• 学科: 工学
• 关键词: 祖冲之算法 128-EEA3算法 128-EIA3算法 FPGA
• 年，卷（期）: 2015,（9）
• 所属期刊栏目: 研究与探讨
• 页码范围: 125-129
• 页数: 5页
• 分类号: TP393.08
• 字数: 3169字
• 语种: 中文
• DOI: 10.13274/j.cnki.hdzj.2015.09.034

摘要

祖冲之序列密码算法是我国自主研发的运用于LTE网络中的国际标准密码算法,该算法包括祖冲之算法(ZUC)、加解密算法(128-EEA3)和完整性检测算法(128-EIA3)三个部分.目前,已有的对整个祖冲之序列密码算法特别是128-EEA3和128-EIA3的实现大多停留在理论.文中对ZUC算法模块、128-EEA3和128-EIA3做了硬件实现,整体设计在保持ZUC算法模块的高吞吐率的同时还可以和高速模块对接.最后,在Sparten-6 FPGA平台上对该设计进行了仿真和实现,并对其性能进行了比较和分析.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	朱宇霞		22	30	3.0	4.0
2	郁宁亚		1	2	1.0	1.0