基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
USB3.0帧同步电路设计的关键在于高速率下串行数据流的帧定位与数据对齐,需同时兼顾高效率和低功耗.使用Verilog HDL描述语言设计了一种基于多相位和并行检测技术的帧同步电路,重点对并行检测电路进行分析和优化.该电路在ISE中编译和仿真,结合数据进行分析,并将仿真结果进行比较验证,证明该电路能满足帧同步的速率和时序要求.
推荐文章
USB3.0中五分频电路设计
分频器
触发器
电流模式逻辑
单相位时钟逻辑
基于USB3.0的高速数据传输电路的设计
USB3.0
DDR2 SDRAM
FPGA
高速数据传输
基于USB3.0的小型化通用测试平台设计
USB3.0
高速数传
通用测试平台
功能可配置
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于USB3.0的多相位帧同步电路设计
来源期刊 微型机与应用 学科 工学
关键词 USB3.0 多相位技术 并行检测 帧同步 Verilog HDL
年,卷(期) 2015,(24) 所属期刊栏目 硬件与结构
研究方向 页码范围 35-37
页数 3页 分类号 TP47
字数 2007字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘亮 中国科学技术大学电子科学与技术系 87 679 10.0 25.0
2 杨莹 中国科学技术大学电子科学与技术系 24 338 6.0 18.0
3 林福江 中国科学技术大学电子科学与技术系 44 42 3.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (6)
参考文献  (3)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1990(1)
  • 参考文献(0)
  • 二级参考文献(1)
1991(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(2)
  • 参考文献(0)
  • 二级参考文献(2)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(2)
  • 参考文献(1)
  • 二级参考文献(1)
2012(1)
  • 参考文献(0)
  • 二级参考文献(1)
2014(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
USB3.0
多相位技术
并行检测
帧同步
Verilog HDL
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息技术与网络安全
月刊
2096-5133
10-1543/TP
大16开
北京市海淀区清华东路25号(北京927信箱)
82-417
1982
chi
出版文献量(篇)
10909
总下载数(次)
33
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导