高速时钟驱动电路的优化设计

• 作者: 曲明 王鑫华 高欣
• 来源期刊: 无线电通信技术
• 学科: 工学
• 关键词: LVDS 预加重电路 占空比调整 共模电压稳定
• 年，卷（期）: 2016,（2）
• 所属期刊栏目: 综合电子信息技术
• 页码范围: 80-83
• 页数: 4页
• 分类号: TN108.7
• 字数: 1825字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3114.2016.02.21

摘要

随着系统电路工作频率的不断提高，在应用中对系统互连和电路间的时钟传输提出了更高的要求。提出了一款基于LVDS （低压差分信号）接口的时钟分路驱动电路，该电路可输出四路时钟信号，工作频率在2 GHz以下，电路采用了0．13μm CMOS工艺，电源电压为3．3 V，内部集成了LDO电路。主要阐述了如何通过内部预加重电路，共模电压稳定电路，占空比调整电路等模块来优化电路的性能，并配合仿真进行了相关的分析。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王鑫华	中国电子科技集团公司第五十四研究所	4	6	2.0	2.0
2	曲明	中国电子科技集团公司第五十四研究所	4	12	2.0	3.0