高速CMOS时钟数据恢复电路的设计与仿真

• 作者: 曾泽沧 蒋林 邓军勇
• 来源期刊: 微电子学与计算机
• 关键词: 时钟数据恢复 双环半速率结构 相位插值 数字滤波器
• 年，卷（期）: 2014,（11）
• 页码范围: 56-63,68
• 页数: 9页
• 分类号: TN802
• 语种: 中文

摘要

针对2．5 Gb/s高速收发器采用SM IC 0．18μm CM OS工艺，设计了双环半速率时钟数据恢复电路，其中锁相环环路为时钟数据恢复电路提供16相1．25 G Hz、等相位间隔的参考时钟，CDR环路包括采用电流模式逻辑的前端1：2解复用电路、基于相位插值与选择的时钟恢复电路、可以消除亚稳态的超前滞后采样型鉴相器电路，以及基于精度可预置的“折半与顺序查找”相位选择算法的数字滤波器电路．采用SpectreVerilog进行数模混合仿真，结果表明电路可以正确处理2．5 Gb/s差分输入数据，完成时钟恢复与数据重定时．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蒋林	西安邮电大学电子工程学院	85	264	8.0	10.0
2	邓军勇	西安邮电大学电子工程学院	29	71	5.0	7.0
3	曾泽沧	西安邮电大学电子工程学院	12	60	5.0	7.0