原文服务方: 科技与创新       
摘要:
给出了一个基于0.25m标准CMOS工艺的高速数据接口电路.采用PWM(脉宽调制)技术和PLL(锁相环路)结构,降低了CRC(时钟恢复电路)的复杂程度.系统数据传输速达到400Mbps.适于接口数目有限.时钟恢复电路尽可能简单的电路系统.对实现片上IP核之间、乃至芯片之间的互连有参考意义.
推荐文章
一种基于PWM的电压输出DAC电路设计
脉宽调制
电路设计
数模转换器
单片机
一种CMOS新型ESD保护电路设计
静电放电(ESD)保护
栅极接地NMOS
抗静电
电流集边效应
低成本
基于PCI接口的高速A/D采集电路设计
高速采样
ADC
转换器
信号完整性
PCI
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种基于PWM的CMOS数据接口电路设计
来源期刊 科技与创新 学科
关键词 脉宽调制 锁相环路 时钟恢复
年,卷(期) 2008,(20) 所属期刊栏目 电子设计
研究方向 页码范围 295-297
页数 3页 分类号 TN702
字数 语种 中文
DOI 10.3969/j.issn.1008-0570.2008.20.118
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 彭宣戈 井冈山学院信息科学与传媒学院 18 91 4.0 9.0
2 GUO Ming 华东师范大学信息科学技术学院 1 0 0.0 0.0
3 张润曦 井冈山学院信息科学与传媒学院 1 0 0.0 0.0
4 TANG Liang 华东师范大学信息科学技术学院 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1996(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
脉宽调制
锁相环路
时钟恢复
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科技与创新
半月刊
2095-6835
14-1369/N
大16开
2014-01-01
chi
出版文献量(篇)
41653
总下载数(次)
0
总被引数(次)
202805
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导