应用于10Gbase-KR的二阶时钟数据恢复电路的建模分析与电路设计

• 作者: 栾文焕 王登杰 王自强 贾晨
• 来源期刊: 微电子学与计算机
• 关键词: 高速串行 接收机 时钟数据恢复 二阶滤波器
• 年，卷（期）: 2020,（3）
• 页码范围: 1-4
• 页数: 4页
• 分类号: TN492
• 语种: 中文

摘要

本文针对10 Gbase-KR的应用场合,设计了一款基于相位插值器的二阶CDR,通过对其进行线性建模分析,折中抖动容忍、锁定时间以及抖动峰值的关系,选取合适的增益系数,并采用SMIC 40 nm CMOS工艺完成了电路设计.其中二阶滤波器的比例和积分系数可调,可以追踪1 000 ppm的偏差,恢复时钟的抖动最差情况为24 ps.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王自强	清华大学微电子学研究所	18	235	5.0	15.0
2	贾晨		2	0	0.0	0.0
3	栾文焕	清华大学微电子学研究所	4	3	1.0	1.0
4	王登杰	清华大学微电子学研究所	1	0	0.0	0.0