基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
在实际的现场可编程门阵列(FPGA)设计中,对纳秒以下的时间计数至今没有很好的方法进行处理。在以往的 FPGA 实现中,往往采用官方提供的 DCM 或 PLL 对时钟信号进行倍频处理。上述方法由于受到硬件资源的约束,用户不能随心所欲地对时钟信号进行多次处理,原因在于器件内部的 DCM有限。提出了以 IODELA 原语为基础的方法进行时间计数设计,采用 Verilog HDL 硬件描述语言对皮秒进行计数操作,以 Xilinx 官方的 Zedboard 开发板和 Virtex5开发板、以 IODELAY 原语与 IDELAY 原语为基础对纳秒以下的时间进行操作。经过功能仿真与板级验证,成功地实现了对于75 ps~4 ns(主频250 MHz 的频率)的高精度计数功能。皮秒计数的实现,对于时间测量电路中细时间(主频频率<4 ns 的时间,即75 ps~4 ns 的时间)的生成,以及对于进行 FPGA 纳秒级别以下的时钟操作产生了巨大且深远的作用。目前,该单元已经成功地应用在了时间测量电路的设计上。
推荐文章
基于FPGA的PLC并行计数器的设计
PLC
计数
FPGA
ARM
通信
计数频率
基于ARM+FPGA的PLC计数器的设计
计数器
PLC
双口RAM
地址映射存储器
FPGA通信协议
基于FPGA的PLC并行执行定时器/计数器的设计
PLC系统
定时器/计数器
并行执行
FPGA
通信格式
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于 FPGA 的皮秒计数设计?
来源期刊 新技术新工艺 学科 工学
关键词 现场可编程门阵列 原语 皮秒计数 功能仿真 倍频
年,卷(期) 2016,(1) 所属期刊栏目
研究方向 页码范围 40-42
页数 3页 分类号 TN40
字数 888字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 吴光敏 昆明理工大学理学院 61 243 8.0 10.0
2 赵建军 昆明理工大学理学院 31 94 6.0 8.0
3 唐海峰 昆明理工大学理学院 6 7 2.0 2.0
4 赵恩 昆明理工大学理学院 4 7 2.0 2.0
5 吴亚平 昆明理工大学理学院 2 5 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (2)
参考文献  (2)
节点文献
引证文献  (3)
同被引文献  (8)
二级引证文献  (2)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(3)
  • 参考文献(1)
  • 二级参考文献(2)
2010(1)
  • 参考文献(0)
  • 二级参考文献(1)
2015(1)
  • 参考文献(1)
  • 二级参考文献(0)
2016(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(3)
  • 引证文献(1)
  • 二级引证文献(2)
研究主题发展历程
节点文献
现场可编程门阵列
原语
皮秒计数
功能仿真
倍频
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
新技术新工艺
月刊
1003-5311
11-1765/T
大16开
北京车海淀区车道沟10号院科技1号楼804室
2-396
1979
chi
出版文献量(篇)
8183
总下载数(次)
16
总被引数(次)
30326
论文1v1指导