四路串行CMOS复接器的设计实现

• 作者: 王宝瑛 阮峥 陈亮
• 来源期刊: 微型机与应用
• 学科: 工学
• 关键词: 门级电路 Verilog Quartus Ⅱ 复接器 CMOS集成电路
• 年，卷（期）: 2016,（14）
• 所属期刊栏目: 硬件与结构
• 页码范围: 30-32,35
• 页数: 4页
• 分类号: TN432
• 字数: 2467字
• 语种: 中文
• DOI: 10.19358/j.issn.1674-7720.2016.14.010

摘要

通信系统中,数字复接是提高带宽利用率的一项重要技术,将多路并行低速信号转变为高比特率的串行数字流.首先使用Cadence软件仿真基本门级CMOS电路,通过自下而上的FPGA设计方法和Verilog硬件描述语言,设计四路串行复接器的功能组成模块,完成Quanus Ⅱ平台上的可综合验证.最后提出了复接器CMOS集成电路的设计思路.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王宝瑛		2	1	1.0	1.0
2	阮峥		3	0	0.0	0.0
3	陈亮		1	0	0.0	0.0