基于忆阻器蕴含门的逻辑电路综合进化算法

• 作者: 李阳阳 焦李成 王潇潇
• 来源期刊: 华中科技大学学报（自然科学版）
• 学科: 工学
• 关键词: 忆阻器 实质蕴含 逻辑电路综合 进化算法 余项函数
• 年，卷（期）: 2016,（10）
• 所属期刊栏目: 计算机与控制工程
• 页码范围: 70-76
• 页数: 7页
• 分类号: TP18
• 语种: 中文
• DOI: 10.13245/j.hust.161014

摘要

为了减小电路延迟，提出基于忆阻器蕴含门的逻辑电路综合多阶段进化算法（IM P－ELS ），求得在工作忆阻器数目取不同值的条件下的脉冲数优化电路。将问题建模为等式约束下的最小化问题，当约束违反降低到一定程度时，通过判别当前最优解与待求函数真值表符合的条件，计算与、或、异或三种余项函数之一，将其作为新的待求函数，启动新一轮进化，从而保证得到电路的可行解；设计蕴含门逻辑电路编码及初始化方法，减少随机初始化种群中的非法解和冗余门。对2～11 bit标准逻辑函数测试结果表明：当工作忆阻器数目由2增大到3时，该算法对82％的测试函数平均脉冲数降低了28％。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	焦李成	西安电子科技大学电子工程学院	514	14586	52.0	103.0
2	李阳阳	西安电子科技大学电子工程学院	21	248	9.0	15.0
3	王潇潇	西安电子科技大学电子工程学院	13	27	3.0	4.0