引入IP核的三维FPGA结构研究

• 作者: 刘洋 唐强 杨海钢 林郁
• 来源期刊: 微电子学与计算机
• 关键词: 三维现场可编程门阵列 IP核 堆叠层数 三维开关盒
• 年，卷（期）: 2016,（11）
• 页码范围: 30-34
• 页数: 5页
• 分类号: TN4
• 语种: 中文

摘要

为研究IP核的引入对三维FPGA芯片性能的影响，提出引入IP核同质和粗粒度异质两种三维FPGA结构。首先，利用二维FPGA CAD开源软件构建基于IP核和三维开关盒的三维FPGA CAD工具。然后，利用该工具从定性和定量的角度对不同堆叠层数引入IP核的同质三维FPGA结构进行性能分析。实验发现，随着堆叠层数的增加，关键路径延迟逐渐减小；芯片总面积逐渐增加，单层芯片面积逐渐减小。与引入IP核的同质三维FPGA结构相比，粗粒度异质三维FPGA结构的关键路径延迟更小，表明该结构在减小延时方面的有效性。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘洋	中国科学院电子学研究所	205	1855	20.0	37.0
2	杨海钢	中国科学院电子学研究所	134	485	10.0	15.0
3	唐强	中国科学院电子学研究所	14	98	5.0	9.0
7	林郁	中国科学院电子学研究所	14	20	3.0	3.0